Ngày đăng: 01/05/2013, 17:33
Tính toán mạch điện tử LI NểI U Vi nhng u im hn hn ca tớn hiu s so vi tớn hiu tng t nh kh nng chng sai s(li), sa sai s hiu qu, kh nng tớch hp ln ca cỏc thit b nờn xu hng s hoỏ ngy cng phỏt trin mnh m. Ngy ny trong cỏc mng vin thụng ang tn ti song song c hai h thng tng t v h thng s, do ú cn phi cú quỏ trỡnh bin i tớn hiu tng t sang s v ngc li s tng t. Cỏc quỏ trỡnh ú c thc hin bi cỏc b bin i tng t s(ADC Analog to Digital Converter) v b bin i s tng t(DAC Digital to Analog Converter). Bi tiu lun ny trỡnh by ngn gn cỏc b bin i tớn hiu tng t sang s, v mt s loi sai s thng xy ra trong quỏ trỡnh bin i ú cựng vi phng phỏp kim tra. 1. Gii thiu. 1 Tính toán mạch điện tử Cỏc b bin i tng t- s, thng nú ti l A/D (ADC) cú vai trũ ngy cng quan trng trong vic trang b mỏy o trong nhng nm qua. Cú khi chc nng quan trng ca mỏy o c bn nh l vụn một s, bõy gi ADC nm trong trung tõm nhiu dng c phc tp nh ụxylụ v b phõn tớch ph. Trong nhiu trng hp c tớnh bờn ngoi ca dng c b hn ch bi ch tiờu cht lng bờn trong b bin i A/D. Cng cú s quan trng ca ADC i vi mỏy o ó c thc hin bi cng ngh mch t hp (IC) ch tiờu cht lng cao. Nú cho phộp b bin i tc cao v phõn gii cao hn c thit k, sn xut v bỏn vi giỏ phự hp. Cụng ngh IC tiờn tin quan trng ngang bng cho phộp b vi x lý kh nng x lý tớn hiu s nhanh m cn thit trong vic cung cp s thay i giỏ thp t d liu gc to ra bi ADC n kt qu mỏy o. Chc nng c bn ca b bin i A/D l bin i giỏ tr tng t ( in hỡnh biu din bi in ỏp) thnh cỏc bớt nh phõn m cho phộp tớnh xp x tt i vi giỏ tr tng t. V quan nim nhn thc ( Nu khong núi v vt lý hc), s x lý nay cú th c xem nh l to ra t s gia tớn hiu in ỏp vo v in ỏp tham chiu ó bit V ref sau ú lm trũn kt qu ti gn giỏ tr nguyờn nh phõn n-bớt nht. V mt toỏn hc, quỏ trỡnh x lý cú th c biu din bi : = n ref in V V rndD 2 (1) Trong ú V in l tr s tng t ( õy gi nh cho phộp di t 0 n V ref ), D l t õu ra d liu, v n l phõn gii ca b bin i ( s cỏc bớt trong D). Hm rnd i din cho s lm trũn ca cỏc t trong du ngoc i vi giỏ tr nguyờn gn nht. Mt cỏch in hỡnh, in ỏp thỏm chiu c sinh ra bờn trong bi b bin i cú tớnh cỏch thng mi. Trong cỏc trng hp nú c bờn ngoi cung cp. Cũn trng hp khỏc in ỏp tham chiu cn phi t ti di õu vo trong phm vi õy ca b bin i. 2. B bin i tng t s tớch phõn (Integrating Analog-to- Digital Converters). B bin i ADC tớch hp c dựng khi yờu cu phõn gii rt cao ti tc ly mu tng i thp. Nú lm chc nng bng cỏch tớch hp (ly trung bỡnh) tớn hiu u vo qua chu k thi gian c chn v vỡ th thng s dng cho cụng tỏc o cỏc in ỏp DC. S ly trung bỡnh cú hiu ng ca suy gim nhiu u vo. Nu thi gian trung bỡnh c chn lm mt hoc nhiu chu k ng dõy in lc(power line cycles), giao din ng dõy in lc c loi b t phộp o. Nú c ng dng rng rói trong vụn một s, m nú li dng phõn gii tip súng (receptional), tuyn tớnh, tớnh n nh, v cỏch loi tr nhiu ca Cu trỳc tớch phõn. 2.1.Cu trỳc hai sn dc(Dual Slope Architecture). 2 Tính toán mạch điện tử Phng phỏp hai sn dc cú l c s dng kin trỳc A/D tớch phõn mt cỏch rng rói nht (hỡnh 1). Cú hai na chu k, da vo õy cú sn dclờn v sn dcxung. Tớn hiu vo c tớch hp trong thi gian sn dclờn i vi thi gian n nh. Sau ú tham chiu ca tớn hiu ngc c tớch hp trong thi gian sn dc xung bin i u vo b tớch phõn thnh zero. Thi gian cn thit cho sn dc xung t l vi tr s u vo v l u ra ca ADC. V mt toỏn hc, chu trỡnh sn dclờn cú th c trỡnh by nh sau: RC VT V inup p = (2) Hỡnh 1. S khi ADC hai sn dc n gin. Hỡnh 2. Dng súng ADC hai sn dc in hỡnh. Trong khi ú V p l giỏ tr nh t ti u ra b tớch phõn trong thi gian sn dc lờn, T up c bit l thi gian tớch hp sn dc lờn, V in l tớn hiu u vo, R v C l giỏ tr thnh phn ca b tớch phõn. Tng t sn dcxung cú th trỡnh by bi: RC VT V refdn p = (3) Trong ú T dn l thi gian khụng bit trc ca sn dcxung, v V ref l giỏ tr tham kho, biu thc 2 v 3 v gii ra T dn, u ra ca ADC: ref inup dn V VT T = (4) Chỳ ý õy l V in v V ref luụn luụn l tớn hiu ngc ( m bo s bin i thnh zero trong b tớch phõn), v do ú T dn luụn luụn l dng. 3 V out V p V in tớch phõn V ref tớch phõn thi gian T up T dn V in + – V ref R C V ra TÝnh to¸n m¹ch ®iÖn tö Có thể trực tiếp thấy ở trong biểu thức (4) rằng R và C không có mặt ở trong T dn . Do đó giá trị của nó không tới hạn. Đây là kết quả của cùng thành phần đã được dùng cho cả sườn dốc lên và xuống. Tương tự, nếu thời gian T up và T dn được xác định bởi chu kỳ đếm của đồng hồ đơn, chu kỳ chính xác của đồng hồ đó sẽ không ảnh hưởng đến độ chính xác của ADC. Phát biểu lại đầu ra nói tới số chu kỳ của đồng hồ: ref inup dn V NN N −= (5) Trong đó N up là số chu kỳ đồng hồ đã được ấn định dùng trong sườn dốclên và N dn là số chu kỳ đồng hồ yêu cầu để biến đổi đầu ra bộ tích phân thành 0. Các nguồn sai số điện thế. Rõ ràng từ biểu thức (5) thấy rằng N dn, đầu ra bằng số của ADC, chỉ phụ thuộc vào đầu vào, giá trị tham chiếu, và giá trị không biết trước N np,, sai số trong V ref sẽ ảnh hưởng tới độ chính xác hệ số khuếch đại của ADC, nhưng đó là ẩn(implicit) trong những bộ biến đổi. Sai số bù có thể xuất hiện nếu điện áp tại điểm bắt đầu của sườn dốclên khác với điện áp tại điểm cuối của sườn dốcxuống. Nếu bộ so sánh đơn trên đầu ra của bộ tích phân được dùng để xác định thời gian đảo (crossing) 0 trong cả hai đường dốc, sự bù của nó sẽ không quan trọng. Dù thế nào thì sai số bù có thể xẩy ra vì vai trò loại trừ (charge infection) từ công tắc để chọn đầu vào và tham chiếu. Trong ứng dụng vôn mét có độ chính xác rất cao, sự bù này thường được bù bởi chu trình tự trở về không (auto-zero cycle). Tính tuyến tính của bộ biến đổi có thể bị ảnh hưởng bởi hiệu ứng nhớ (memory) trong tụ điện của bộ so sánh. Đây là do hiện tượng gọi là hấp thụ điện môi, mà điện tích (charge) được hấp thụ một cách hiệu dụng bởi điện môi tụ trong khoảng thời gian lộ sáng(exposure) dài tới một điện áp và sau đó quay tới phiến tụ khi mà điện áp khác được sử dụng. Cách lựa chọn vất liệu điện môi có hấp thụ rất thấp dùng để tối thiểu hiệu ứng này. Sự cân đối tốc độ độ phân giải. Thời gian tích hợp sườn dốc lên có thể được dùng để xác định chu kỳ đồng hồ một cách chính xác. Dù thế nào thì thời gian để biến đổi đầu ra của bộ tích phân thành 0 không phải là số nguyên thực sự của chu kỳ đồng hồ, khi V in có thể giả định bằng bất kỳ giá trị nào. Thực ra, luôn luôn có sự không chính xác số đếm (count) + – 1 mà N dn có thể diễn tả được V in. Độ phân giải của hai sườn dốc ADC có một số đếm (count) trong N max, khi N max là số đếm tích luỹ trong sườn dốc sau khi tích hợp đầu vào có thang độ đầy đủ V in =V ts. Dựa trên biểu thức (5). ref tsup V NN N −= max (6) 4 Tính toán mạch điện tử ci thin phõn gii, N max phi c tng lờn. Vic ú cú th lm c bng cỏch tng N up , cú giỏ tr hiu ng thi gian tng tuyn tớnh yờu cu cho c hai sn dclờn v xung. Hoc V ref phi gim, do ú thi gian sn dc lờn l hng s thi gain sn dc xung tng tuyn tớnh. Mt khỏc, phõn gii tng yờu cu s tng tuyn tớnh trong s chu k ng h ca s bin i. Gi s gii hn thc tin chu k ng h ti thiu, phõn gii tng ti mc tn kộm trc tip ca thi gian bin i. Vn ny cú ý ngha quan trng cú th c lm du bt bng cỏch s dng cu trỳc a sn dc. 2.2. Cu trỳc a sn dc (Multislope Architecture). S khi ca ADC nhiu sn dcin hỡnh cho trong hỡnh(3). Nú khỏc bit t phng phỏp hai sn dc m cú cỏc in tr tớch hp lờn v xung riờng bit, v hn na cú giỏ tr bi s cho cỏc in tr tớch hp sn dc xung. S dng cỏc in tr khỏc nhau cho phn chia sn dc lờn v xung gii thiu kh nng ca sai s do s khụng thớch ng ca in tr. Hai sn dc c min tr i vi vn ny khi duy nht in tr c dựng. Dự th no thỡ mng s in tr cht lng cao vi s ng chnh nhit tt v tớnh tuyn tớnh cú th khc phc s bt li ny. u im ca cu trỳc a sn dc gim i ti thi gian bin i hoc tng lờn ti phõn gii. S suy gim quan trong ti thi gian bin i cú th nhn c trc ht bng cỏch lm gim nh ỏng k R up (ni ti V in ). Dũng np b tớch phõn s tng, s dng di ng ca b tớch phõn trong thi gian nh. Hỡnh 3. S khi ADC a sn dc Tip theo, thi gian yờu cu cho sn dc ti phõn gii cho trc cú th c gim bt bng cỏch thc hin sn dc xung cú bi s, mi mt cỏi ti dũng thp liờn tip (hỡnh 4). Trong vớ d hỡnh 4, dũng xung u tin ngc du vi u vo, v ln ỏng k m b tớch phõn s vt qua 0 nh hn 10 s m(count). Khi u ra ca b tớch phõn vt quỏ 0, dũng c tt ti chuyn tip ng h tip theo. Lng m b tớch phõn quỏ mc zero da trờn in ỏp u vo chớnh xỏc. s hoỏ phn cũn li (residue) chớnh xỏc, mt giõy, thp hn 10 ln, cn phi chn dũng sn dc xung ngc du. Mt ln na quỏ mc t l vi u vo nhng bõy gi s cú biờn thp hn 10 ln vỡ sn dc thp 5 V out R up R dn 10 R dn 100R dn V in + – V ref + – V ref + – V ref C Tính toán mạch điện tử hn. S m (counts) tớch lu trong pha ca sn dcxung ny c chp nhn 10 ln thp hn. Mt lng khụng xỏc nh ca sn dc xung ny cú th c ng dng liờn tip, mi mt ng dng ny thờm (trong vớ dng ny) mt chc i vi phõn gii nhng to s phn trm rt nh i vi ton b thi gian bin i. Phng phỏp a sn dc(Multislope) cú th c thc hin vi mt chc bc trong d dc xung ó trỡnh by õy, hoc vi cỏc t s khỏc. Cho dự tng thờm trong phõn gii cú th nhn c bng cỏch ng dng chu k lờn ca a sn dc(multislope), m trong ú c u vo v dũng tham chiu dch chuyn c ng dng. Túm li phng phỏp a sn dc lm ci thin mt cỏch n tng trong s cõn i tc phõn gii so vi cu trỳc hai sn dc bỡnh thng, vi mc tn kộm ca s phc tp v cn thit cho in tr c thớch ng tt. Hỡnh 4. Dng súng ADC a sn dc in hỡnh. 3. B bin i tng ts song song (Parallel Analog-To-Digital Converters). ADC song song c dựng trong ng dng ni m cn thit phi cú rng bng v tc ly mu rt cao, cựng vi phõn gii trung bỡnh cú th chp nhn c. Mt ng dng in hỡnh l ễxylụ s thi gian thc(real-time), m cú th thu thp tt c cỏc thụng tin ca tớn hiu trong trng hp n. ADC cng c dựng trong ễxylụ s lp li, nhng khụng cn tc ly mu thi gian thc cao. 3.1.B bin i tc thi (Flash Converters). Loi quen thuc nht ca b bin i A/D song song l b bin i tc thi (flash). Gi nh vy l vỡ b so sỏnh c ghi thi gian 2 n ly mu dng súng mt cỏch ng thi (trong ú n l phõn gii b bin i). Mi mt b so sỏnh c cung cp vi in ỏp ngng khỏc nhau, c to ra bi b chia in tr t in ỏp tham chiu b bin i chớnh. Cỏc ngng ny cựng nhau nhy (span) di u vo ca b bin i. Cỏc bớt u ra t cỏc b so sỏnh to mó nhit k, gi nh th vỡ nú cú th c biu din nh mt ct s 1 liờn tc di chui 0 tng t (hỡnh 6). S chuyn tip t 1 n 0 tun t ch ra giỏ tr tớn hiu u vo c ly mu. S chuyn tip ny cú th tỡm thy vi cng logic bỡnh 6 V out V p V in /R up tớch hp V ref /R dn tớch hp V ref /10R dn V ref /100R dn thi gian T up T dn1 T dn2 T dn3. Tính toán mạch điện tử thng, kt qu l mó 1 of N (trong ú N=2 n ), khi duy nht mt bớt l mt. Mó 1 of N sau ú cú th c mó hoỏ thờm vi logic thng xuụi(straightforword) thnh mó nh phõn n bớt, l u ra mong mun ca b bin i. B bin i tc thi cú tc rt l nhanh, khi tc ca b so sỏnh c ghi thi gian v logic cú th thc s cao. iu ny lm chỳng phự hp vi ng dng ễxylụ thi gian thc(real – time oscilloscope). Dự th no thỡ cng cú tn ti rt nhiu bt li. S phc tp ca mch in tng nhanh khi phõn gii b tng khi cú 2 n b so sỏnh ghi thi gian. Hn na, nng lng, in dung u vo, in dung ng h, v phm vi vt lý ca mng b so sỏnh trờn mch tớch hp l quan trng khi mt cỏch in hỡnh b bin i tc thi ly mu nhanh s bin i tớn hiu u vo. Nu tt c b so sỏnh khụng ly mu u vo ti cựng mt ch trờn dng súng thỡ lừi cú th xy ra. Hn na, s tr do truyn lan ca tớn hiu ti cỏc b so sỏnh gõy khú khn s thớch ng nh kớch c mng tng. õy l mt lý do m b bin i tc thi thng dựng phộp nhõn logic vi mch gi v ly mu, khi ly mu u vo mt cỏch lý tng cung cp tớn hiu khụng thay i c ti tt c b so sỏnh ti thi gian ca s ng b. S thay i ca cu trỳc tc thi cú th c dựng lm gim tn kộm ca phõn gii cao hn. Cỏc k thut ny, gm cú mó hoỏ tng t, s gp (folding), v ni suy cú th gim bt in dung u vo v kớch c mng b so sỏnh mt cỏch ỏng k. Hỡnh 5 : S khi ca b bin i A/D tc thi. 3.2. Sai s ng trong ADC song song (Dynamic Errors in Parallele ADCs). 7 E N C O D E R V ref V in ng h D liu ra B so sỏnh Mó nhit k Mó 1 of N Tính toán mạch điện tử Nu khụng dựng mch gi v ly mu thỡ trong nhng phm vi no ú sai s ng cú th gõy tn hi ti cu trỳc A/D tc thi v bin thc ca nú. Sai s ng c nh ngha õy nh l kt qu khi tớn hiu u vo cú tn s cao c ng dng cho ADC. Sai s ng ph bin l do ADC cú in dung u vo phi tuyn ln(voltage-dependent). in dungny cú tớnh phi tuyn khi nú gm cú phõn ln tip giỏp bỏn dn. Khi in dung u vo ny c truyn t ngun tr khỏng xỏc nh, mộo cú th xy ra ti tn s cao. Cỏc loi sai s ng khỏc xy ra nu u vo v tớn hiu ng h khụng c phõn phi mt cỏch tc thi ti tt c cỏc b so sỏnh trong ADC. Dự trong ng dng n khi, s tỏch bit v vt lý ca b so sỏnh cú th ln gõy khú khn ny cho u vo tn sú rt cao. i vi súng hỡnh sin 1 GHz ti s giao nhau 0, tc thay i cao 10 ps. Tớn hiu thay i 3% ton b thang. s hoỏ tớn hiu ny mt cỏch chớnh xỏc, tt c b so sỏnh phi c iu khin bi cựng mt im trờn tớn hiu khi ng h xut hin. Nu cú s khụng thớch ng trong khong tr trong ng h hoc s phõn b tớn hiu ti b so sỏnh ch trong 10 ps, s cú s khỏc nhau 3% giỏ tr tớn hiu nhn bit c bi b sa sỏnh khỏc nhau. Kt qu t ti u ra b so sỏnh, sau khi gii thớch bi b mó hoỏ bỏm theo, cho kt qa sai s mó u ra ln. C hai sai s ny cú chiu hng xu nh phõn gii b bin i tng, khi in dung u vo v kớch c mng b so sỏnh c hai u ln lờn. Nú cú th hn ch phõn gii cú th nhn c thc t trc khi nng lng v s rng buc phc tp tham d vo. Mt cỏch in hỡnh cỏc mch ly mu v mch gi c dựng vi ADC song song loi tr vn ny. 8 0 0 1 0 0 0 0 0 điện tử Hỡnh 6: Mó nhit k t b so sỏnh c bin i thnh mó 1 of N dựng cng logic. 3.3. Mch gi v ly mu. Cỏc mch gi v ly mu loi tr sai s ng t ADC song song bng cỏch m bo rng tớn hiu u vo b so sỏnh khụng b thay i khi ng h b so sỏnh xut hin. Mụ hỡnh quan nim ly mu v gi iu khin ADC c cho trong hỡnh (7). Khi chuyn mch c úng, in ỏp trờn ton b t bỏm theo tớn hiu u vo. Khi chuyn mch m, t in gi giỏ tr u vo lỳc ú. Giỏ tr ny c ng dng vo u vo ADC qua b khuch i, v sau khi thớch ng giỏ tr n nh cú th cú ca b so sỏnh. Duy nht sau ú l b so sỏnh c ly thi gian(clocked), loi tr vn v s phõn phi tớn hiu da vo trờn v tt c cỏc sai s ng khỏc liờn quan vi b so sỏnh. Thc ra, cú s hn ch i vi ch tiờu cht lng ng ca mch gi v cựng vi mch ly mu. i vi phm vi m nú cú in dung u vo phi tuyn, cựng mt mộo cú tn s cao ó cp trờn s xut hin. Dự th no thỡ mt cỏch in hỡnh hiu ng ny s b gim nhiu hn, khi mt cỏch in hỡnh in dựng u vo ca mch gi v ly mu thp hn nhiu so vi b bin i song song. Bi toỏn ng ca mch gi v ly mu thng thy khỏc l mộo khu (perture distortion). Nú da vo mộo c a ti bi thi gian ct khụng zero ca mch ly mu trong h thng. Nú cú th a vo mộo khi ly mu tớn hiu tn s cao, khi im ly mu hin dng trờn tớn hiu cú th l mt hm tc tớn hiu ca s thay i (tc nhy dũng in) v hng. Vi nguyờn nhõn ny, phi quan tõm nhiu ti vic thit k chuyn mch s dng trong mch gi v ly mu. Hỡnh 7: Mch gi v ly mu iu khin ADC song song. 9 X1 Amp X1 Amp Mch gi v l y mu ng h gi v l y mu u v o E N C O D E R ADC ng h b so sỏnh D liu u ra Tính toán mạch điện tử Hỡnh 8: Mch cu Diode dựng lm chuyn mch ly mu. Tranzito MOS cú th c dựng trc tip lm cỏc chuyn mch ly mu, v cỏc s ci thin trong tc tranzito dn ti ch tiờu cht lng gi v ly mu tt hn. Cu hỡnh khỏc ca b ly mu cú ch tiờu cht lng cao thng c dựng l cu diode, cho trong hỡnh (8). Vi dũng in chy trờn hng ó cho, chuyn mch bt lờn. Tớn hiu u vo c ni ti t gi qua diode dn in D1 n D4. Diode D5 v D6 tt. tt chyun mch, dũng in phi ngc li. Bõy gi diode D5 v D6 dn in, v cỏc diode cũn li b tt. Tớn hiu u vo khụng ph thuc vo t gi bi chui OFF ca cỏc diode D1 n D4 v diode phõn dũng ON D5 v D6. B ly mu dựng cu diode thng c xõy dng t diode Shottky m nú tn dng ph ti khụng lu tr. Chỳng cú th b tt nhanh chúng, to ra mộo khu. Mch gi v ly mu cú ch tiờu cht lng rt cao ó c xõy dng bng cỏch dựng phng phỏp ny. 3.4. ADC ghộp xen (Interleaving ADCs) . Khụng ý ti tc ly mu ca b bin i hin cú ca A/D, tc ly mu cao hn thng c yờu cu. Nú c bit ỳng trong ng dng ễxylụ thi gian thc (real time) ni m rng bng tn cú th bit c t l trc tip ti tc ly mu. nhn c tc ly mu cao hn, mng b bin i thng phi c xen ln nhau. Vớ d, bn b bin i 1 GHz, iu khin bi mt tớn hiu u vo n, cú th hot ng vi ng h ca chỳng cỏch nhau ti thi gian 90 0. Nú to ra tc ly mu u vo tp hp 4 GHz, nõng lờn rng bng cú th bit c t giỏ tr in hỡnh 250 MHz ti 1 GHz ( thc ra nhn c rng bng 1 GHz thỡ mch ly mu trong ADC phi cú rng bng 1 GHz). 10 D1 D2 D3 D4 D6 D5 V o Ra […]… bởi tỷ số tín hiệu/nhiễu(S/N): SNR có thể được toán biến đổi Fourier nhanh FFT: SNR = GiatriRMScuatinhieu GiatriRMSnhieu (11) Giá trị căn bậc hai tín hiệu được từ đó sẽ tính được SNR Một thông số của ADC là tỷ số tín… với máy tính Việc thiết kế các mạch DAC, ADC sẽ đơn giản đi nhiều về mạch điện tử nếu ta sử dụng kỹ thuật ghép nối máy vi tính, vì lúc đó phần mềm với các thanh ghi trong máy tính sẽ làm nhiệm vụ thay thế cho các thanh ghi, bộ đếm và bộ điều khiển phức tạp Trong trường hợp đó, ta chỉ cần lắp một ADC, DAC với phần cứng tối thiểu Hình 20 ở dưới là một sơ đồ điển hình của một DAC ghép nối với máy tính Ở… thời thay vì thao tác tuần tự của bộ so sánh, DAC, và bộ khuếch đại trong mạch điện Có thể nhận được bằng cách đặt xen vào mạch giữ và lấy mẫu giữa các tầng Hình 12 là một sơ đồ khối cho một bít trong một bộ biến đổi tầng Nó tương tự với cấu trúc của hình 11, với sự tạo thêm mạch giữ và lấy mẫu Mỗi 13 TÝnh to¸n m¹ch ®iÖn tö một mạch giữ và lấy mẫu giữ phần còn lại từ tầng trước Tại mỗi chu kỳ đồng hồ,… đến INL và ANL là mã ẩn (missing code) và tính đơn điệu (monotonicity) Nếu một ADC có một số mã không bao giờ xuất hiện tại đầu ra, thì bộ chuyển đổi đó được gọi là mã ẩn Điều này tương đương với độ rộng nhị phân W(k)=0 tại mã đó và kèm theo một sai số DNL khá lớn Tính đơn điệu là khi đầu ra của ADC tăng hoặc giảm tuyến tính theo tín hiệu đầu vào Khi kiểm tra tính đơn điệu của ADC, các ảnh hưởng của… tưởng (không có sai số) và một nguồn nhiều lượng tử tương đương với mọi sai số của ADC phải được kiểm tra Bít hiệu lực E được tử 22 TÝnh to¸n m¹ch ®iÖn tö d.Rung pha (Apecture… đối với tín hiệu vào cao tần Méo này là do sự giới hạn của việc mẫu và giữ trước bộ ADC, hoặc trong bộ ADC nếu không sử dụng lấy mẫu và giữ Một nguồn tạo ra méo là tụ điện có điện 21 TÝnh to¸n m¹ch ®iÖn tö dung biến đổi theo điện áp trong mạch chủ độngcủa bộ chuỷen đổi Tại tần số cao, tụ này tạo ra meo khi được điều khiển bởi một nguồn có trở kháng ra hữu hạn Các thành phần tạp là các đường phổ chứ không… thay nhiệm vụ chúng Cũng vậy, các thanh ghi vào của máy tính cũng sẽ làm nhiệm vụ kiểm tra trạng thái lối ra của bộ so sánh COMP để trên cơ sở đó máy tính sẽ quyết định đặt các số thích hợp cho các thanh ghi trong các nhịp so sánh n-bit DAC V0 Máy vi tính Bộ so sánh Vr + – Vin 25 TÝnh to¸n m¹ch ®iÖn tö Hình 20 Ta biết rằng, bộ vi xử lý (CPU) của máy tính liên lạc với các thiết bị bên ngoài thông qua một… ghi đầu ra ADC để tính toán phổ Một cách điển hình, chúng cung cấp lưu lượng phép đo cao hơn bộ phân tích phổ tương tự với Ôxylô quét và cấu trúc trộn Ở đây “đa bước (multistep)” gồm có rất nhiều các loại cấu trúc 4.1 Bộ biến đổi tương tự-số hai bước Một ví dụ rất đơn giản của ADC đa bước là bộ biến đổi hai bước với độ phân giải 12 bít (hình 10) Tín hiệu đầu vào được được thu thập bởi mạch giữ và lấy… sự biến đổi, đầu vào DAC được đặt tại trạng thái 100 Tại thời điểm kết thúc chu kỳ đồng hồ thứ nhất, thấy rằng điện áp DAC nhỏ hơn vx, do đó mã DAC tiến tới trạng thái 110 Tại thời điểm kết thúc chu kỳ đồng hồ thứ hai, điện áp DAC vẫn rất nhỏ, và mã DAC tiến tới 111 Sau chu kỳ đồng hồ thứ ba, điện áp DAC rất lớn, do đó mã DAC bị giảm để nhận giá trị được biến đổi cuối cùng là 110 111 100 110 100 Mã cuối… tĩnh và kỹ thuật kiểm tra 9.1 Sai số bù, sai số tăng ích và sai số tuyến tính Sai số bù và tăng ích trong ADC giống như sai số bù và tăng ích trong bộ khuếch đại Nếu một ADC có sai số bù thì sẽ có một dịch chuyển hệ thống trong giá trị của điện áp ngưỡng T(k) từ giá trị bình thường Có khả năng xác định được sai số bù từ phép đo điện áp ngưỡng đơn tại điểm giữa của khoảng chuyển đổi Nhưng nếu phép đo. ADC nhng ch vi duy nht mch gi v ly mu) thng c gi l b bin i nhanh. Mt b t trong mt cu trỳc nhanh tng cho trong h nh 11. Mi mt tng gm mt b so s nh n, mt b t. 1 ti bit tip theo bit MSB. M s c DAC bin i tng ng thnh th V O v li c so s nh trong nhp th hai ny. Quỏ tr nh c tip din vi tng bit nh vy cho ti bit ớt
Với những ưu điểm hơn hẳn của tín hiệu số so với tín hiệu tương tự như khả năng chống sai số(lỗi), sửa sai số hiệu quả, khả năng tích hợp lớn của các thiết bị nên xu hướng số hoá ngày càng phát triển mạnh mẽ.LI NểI U Vi nhng u im hn hn ca tớn hiu s so vi tớn hiu tng t nh kh nng chng sai s(li), sa sai s hiu qu, kh nng tớch hp ln ca cỏc thit b nờn xu hng s hoỏ ngy cng phỏt trin mnh m. Ngy ny trong cỏc mng vin thụng ang tn ti song song c hai h thng tng t v h thng s, do ú cn phi cú quỏ trỡnh bin i tớn hiu tng t sang s v ngc li s tng t. Cỏc quỏ trỡnh ú c thc hin bi cỏc b bin i tng t s(ADC Analog to Digital Converter) v b bin i s tng t(DAC Digital to Analog Converter). Bi tiu lun ny trỡnh by ngn gn cỏc b bin i tớn hiu tng t sang s, v mt s loi sai s thng xy ra trong quỏ trỡnh bin i ú cựng vi phng phỏp kim tra. 1. Gii thiu. 1Cỏc b bin i tng t- s, thng nú ti l A/D (ADC) cú vai trũ ngy cng quan trng trong vic trang b mỏy o trong nhng nm qua. Cú khi chc nng quan trng ca mỏy o c bn nh l vụn một s, bõy gi ADC nm trong trung tõm nhiu dng c phc tp nh ụxylụ v b phõn tớch ph. Trong nhiu trng hp c tớnh bờn ngoi ca dng c b hn ch bi ch tiờu cht lng bờn trong b bin i A/D. Cng cú s quan trng ca ADC i vi mỏy o ó c thc hin bi cng ngh mch t hp (IC) ch tiờu cht lng cao. Nú cho phộp b bin i tc cao v phõn gii cao hn c thit k, sn xut v bỏn vi giỏ phự hp. Cụng ngh IC tiờn tin quan trng ngang bng cho phộp b vi x lý kh nng x lý tớn hiu s nhanh m cn thit trong vic cung cp s thay i giỏ thp t d liu gc to ra bi ADC n kt qu mỏy o. Chc nng c bn ca b bin i A/D l bin i giỏ tr tng t ( in hỡnh biu din bi in ỏp) thnh cỏc bớt nh phõn m cho phộp tớnh xp x tt i vi giỏ tr tng t. V quan nim nhn thc ( Nu khong núi v vt lý hc), s x lý nay cú th c xem nh l to ra t s gia tớn hiu in ỏp vo v in ỏp tham chiu ó bit V ref sau ú lm trũn kt qu ti gn giỏ tr nguyờn nh phõn n-bớt nht. V mt toỏn hc, quỏ trỡnh x lý cú th c biu din bi : = n ref in V V rndD 2 (1) Trong ú V in l tr s tng t ( õy gi nh cho phộp di t 0 n V ref ), D l t õu ra d liu, v n l phõn gii ca b bin i ( s cỏc bớt trong D). Hm rnd i din cho s lm trũn ca cỏc t trong du ngoc i vi giỏ tr nguyờn gn nht. Mt cỏch in hỡnh, in ỏp thỏm chiu c sinh ra bờn trong bi b bin i cú tớnh cỏch thng mi. Trong cỏc trng hp nú c bờn ngoi cung cp. Cũn trng hp khỏc in ỏp tham chiu cn phi t ti di õu vo trong phm vi õy ca b bin i. 2. B bin i tng t s tớch phõn (Integrating Analog-to- Digital Converters). B bin i ADC tớch hp c dựng khi yờu cu phõn gii rt cao ti tc ly mu tng i thp. Nú lm chc nng bng cỏch tớch hp (ly trung bỡnh) tớn hiu u vo qua chu k thi gian c chn v vỡ th thng s dng cho cụng tỏc o cỏc in ỏp DC. S ly trung bỡnh cú hiu ng ca suy gim nhiu u vo. Nu thi gian trung bỡnh c chn lm mt hoc nhiu chu k ng dõy in lc(power line cycles), giao din ng dõy in lc c loi b t phộp o. Nú c ng dng rng rói trong vụn một s, m nú li dng phõn gii tip súng (receptional), tuyn tớnh, tớnh n nh, v cỏch loi tr nhiu ca Cu trỳc tớch phõn. 2.1.Cu trỳc hai sn dc(Dual Slope Architecture). 2Phng phỏp hai sn dc cú l c s dng kin trỳc A/D tớch phõn mt cỏch rng rói nht (hỡnh 1). Cú hai na chu k, da vo õy cú sn dclờn v sn dcxung. Tớn hiu vo c tớch hp trong thi gian sn dclờn i vi thi gian n nh. Sau ú tham chiu ca tớn hiu ngc c tớch hp trong thi gian sn dc xung bin i u vo b tớch phõn thnh zero. Thi gian cn thit cho sn dc xung t l vi tr s u vo v l u ra ca ADC. V mt toỏn hc, chu trỡnh sn dclờn cú th c trỡnh by nh sau: RC VT V inup p = (2) Hỡnh 1. S khi ADC hai sn dc n gin. Hỡnh 2. Dng súng ADC hai sn dc in hỡnh. Trong khi ú V p l giỏ tr nh t ti u ra b tớch phõn trong thi gian sn dc lờn, T up c bit l thi gian tớch hp sn dc lờn, V in l tớn hiu u vo, R v C l giỏ tr thnh phn ca b tớch phõn. Tng t sn dcxung cú th trỡnh by bi: RC VT V refdn p = (3) Trong ú T dn l thi gian khụng bit trc ca sn dcxung, v V ref l giỏ tr tham kho, biu thc 2 v 3 v gii ra T dn, u ra ca ADC: ref inup dn V VT T = (4) Chỳ ý õy l V in v V ref luụn luụn l tớn hiu ngc ( m bo s bin i thnh zero trong b tớch phõn), v do ú T dn luụn luụn l dng. 3 V out V p V in tớch phõn V ref tớch phõn thi gian T up T dn V in + – V ref R C V ra TÝnh to¸n m¹ch ®iÖn tö Có thể trực tiếp thấy ở trong biểu thức (4) rằng R và C không có mặt ở trong T dn. Do đó giá trị của nó không tới hạn. Đây là kết quả của cùng thành phần đã được dùng cho cả sườn dốc lên và xuống. Tương tự, nếu thời gian T up và T dn được xác định bởi chu kỳ đếm của đồng hồ đơn, chu kỳ chính xác của đồng hồ đó sẽ không ảnh hưởng đến độ chính xác của ADC. Phát biểu lại đầu ra nói tới số chu kỳ của đồng hồ: ref inup dn V NN N −= (5) Trong đó N up là số chu kỳ đồng hồ đã được ấn định dùng trong sườn dốclên và N dn là số chu kỳ đồng hồ yêu cầu để biến đổi đầu ra bộ tích phân thành 0. Các nguồn sai sốthế. Rõ ràngbiểu thức (5) thấy rằng N dn, đầu ra bằng số của ADC, chỉ phụ thuộc vào đầu vào, giá trị tham chiếu, và giá trị không biết trước N np,, sai số trong V ref sẽ ảnh hưởng tới độ chính xác hệ số khuếch đại của ADC, nhưng đó là ẩn(implicit) trong những bộ biến đổi. Sai số bù có thể xuất hiện nếuáp tại điểm bắt đầu của sườn dốclên khác vớiáp tại điểm cuối của sườn dốcxuống. Nếu bộ so sánh đơn trên đầu ra của bộ tích phân được dùng để xác định thời gian đảo (crossing) 0 trong cả hai đường dốc, sự bù của nó sẽ không quan trọng. Dù thế nào thì sai số bù có thể xẩy ra vì vai trò loại trừ (charge infection)công tắc để chọn đầu vào và tham chiếu. Trong ứng dụng vôn mét có độ chính xác rất cao, sự bù này thường được bù bởi chu trìnhtrở về không (auto-zero cycle).tuyếncủa bộ biến đổi có thể bị ảnh hưởng bởi hiệu ứng nhớ (memory) trongcủa bộ so sánh. Đây là do hiện tượng gọi là hấp thụmôi, màtích (charge) được hấp thụ một cách hiệu dụng bởimôitrong khoảng thời gian lộ sáng(exposure) dài tới mộtáp và sau đó quay tới phiếnkhi màáp khác được sử dụng. Cách lựa chọn vất liệumôi có hấp thụ rất thấp dùng để tối thiểu hiệu ứng này. Sự cân đối tốc độ độ phân giải. Thời gian tích hợp sườn dốc lên có thể được dùng để xác định chu kỳ đồng hồ một cách chính xác. Dù thế nào thì thời gian để biến đổi đầu ra của bộ tích phân thành 0 không phải là số nguyên thực sự của chu kỳ đồng hồ, khi V in có thể giả định bằng bất kỳ giá trị nào. Thực ra, luôn luôn có sự không chính xác số đếm (count) + – 1 mà N dn có thểtả được V in. Độ phân giải của hai sườn dốc ADC có một số đếm (count) trong N max, khi N max là số đếm tích luỹ trong sườn dốc sau khi tích hợp đầu vào có thang độ đầy đủ V in =V ts. Dựa trên biểu thức (5). ref tsup V NN N −= max (6) 4ci thin phõn gii, N max phi c tng lờn. Vic ú cú th lm c bng cỏch tng N up, cú giỏ tr hiu ng thi gian tng tuyn tớnh yờu cu cho c hai sn dclờn v xung. Hoc V ref phi gim, do ú thi gian sn dc lờn l hng s thi gain sn dc xung tng tuyn tớnh. Mt khỏc, phõn gii tng yờu cu s tng tuyn tớnh trong s chu k ng h ca s bin i. Gi s gii hn thc tin chu k ng h ti thiu, phõn gii tng ti mc tn kộm trc tip ca thi gian bin i. Vn ny cú ý ngha quan trng cú th c lm du bt bng cỏch s dng cu trỳc a sn dc. 2.2. Cu trỳc a sn dc (Multislope Architecture). S khi ca ADC nhiu sn dcin hỡnh cho trong hỡnh(3). Nú khỏc bit t phng phỏp hai sn dc m cú cỏc in tr tớch hp lờn v xung riờng bit, v hn na cú giỏ tr bi s cho cỏc in tr tớch hp sn dc xung. S dng cỏc in tr khỏc nhau cho phn chia sn dc lờn v xung gii thiu kh nng ca sai s do s khụng thớch ng ca in tr. Hai sn dc c min tr i vi vn ny khi duy nht in tr c dựng. Dự th no thỡ mng s in tr cht lng cao vi s ng chnh nhit tt v tớnh tuyn tớnh cú th khc phc s bt li ny. u im ca cu trỳc a sn dc gim i ti thi gian bin i hoc tng lờn ti phõn gii. S suy gim quan trong ti thi gian bin i cú th nhn c trc ht bng cỏch lm gim nh ỏng k R up (ni ti V in ). Dũng np b tớch phõn s tng, s dng di ng ca b tớch phõn trong thi gian nh. Hỡnh 3. S khi ADC a sn dc Tip theo, thi gian yờu cu cho sn dc ti phõn gii cho trc cú th c gim bt bng cỏch thc hin sn dc xung cú bi s, mi mt cỏi ti dũng thp liờn tip (hỡnh 4). Trong vớ d hỡnh 4, dũng xung u tin ngc du vi u vo, v ln ỏng k m b tớch phõn s vt qua 0 nh hn 10 s m(count). Khi u ra ca b tớch phõn vt quỏ 0, dũng c tt ti chuyn tip ng h tip theo. Lng m b tớch phõn quỏ mc zero da trờn in ỏp u vo chớnh xỏc. s hoỏ phn cũn li (residue) chớnh xỏc, mt giõy, thp hn 10 ln, cn phi chn dũng sn dc xung ngc du. Mt ln na quỏ mc t l vi u vo nhng bõy gi s cú biờn thp hn 10 ln vỡ sn dc thp 5 V out R up R dn 10 R dn 100R dn V in + – V ref + – V ref + – V ref Chn. S m (counts) tớch lu trong pha ca sn dcxung ny c chp nhn 10 ln thp hn. Mt lng khụng xỏc nh ca sn dc xung ny cú th c ng dng liờn tip, mi mt ng dng ny thờm (trong vớ dng ny) mt chc i vi phõn gii nhng to s phn trm rt nh i vi ton b thi gian bin i. Phng phỏp a sn dc(Multislope) cú th c thc hin vi mt chc bc trong d dc xung ó trỡnh by õy, hoc vi cỏc t s khỏc. Cho dự tng thờm trong phõn gii cú th nhn c bng cỏch ng dng chu k lờn ca a sn dc(multislope), m trong ú c u vo v dũng tham chiu dch chuyn c ng dng. Túm li phng phỏp a sn dc lm ci thin mt cỏch n tng trong s cõn i tc phõn gii so vi cu trỳc hai sn dc bỡnh thng, vi mc tn kộm ca s phc tp v cn thit cho in tr c thớch ng tt. Hỡnh 4. Dng súng ADC a sn dc in hỡnh. 3. B bin i tng ts song song (Parallel Analog-To-Digital Converters). ADC song song c dựng trong ng dng ni m cn thit phi cú rng bng v tc ly mu rt cao, cựng vi phõn gii trung bỡnh cú th chp nhn c. Mt ng dng in hỡnh l ễxylụ s thi gian thc(real-time), m cú th thu thp tt c cỏc thụng tin ca tớn hiu trong trng hp n. ADC cng c dựng trong ễxylụ s lp li, nhng khụng cn tc ly mu thi gian thc cao. 3.1.B bin i tc thi (Flash Converters). Loi quen thuc nht ca b bin i A/D song song l b bin i tc thi (flash). Gi nh vy l vỡ b so sỏnh c ghi thi gian 2 n ly mu dng súng mt cỏch ng thi (trong ú n l phõn gii b bin i). Mi mt b so sỏnh c cung cp vi in ỏp ngng khỏc nhau, c to ra bi b chia in tr t in ỏp tham chiu b bin i chớnh. Cỏc ngng ny cựng nhau nhy (span) di u vo ca b bin i. Cỏc bớt u ra t cỏc b so sỏnh to mó nhit k, gi nh th vỡ nú cú th c biu din nh mt ct s 1 liờn tc di chui 0 tng t (hỡnh 6). S chuyn tip t 1 n 0 tun t ch ra giỏ tr tớn hiu u vo c ly mu. S chuyn tip ny cú th tỡm thy vi cng logic bỡnh 6 V out V p V in /R up tớch hp V ref /R dn tớch hp V ref /10R dn V ref /100R dn thi gian T up T dn1 T dn2 T dn3 .thng, kt qu l mó 1 of N (trong ú N=2 n ), khi duy nht mt bớt l mt. Mó 1 of N sau ú cú th c mó hoỏ thờm vi logic thng xuụi(straightforword) thnh mó nh phõn n bớt, l u ra mong mun ca b bin i. B bin i tc thi cú tc rt l nhanh, khi tc ca b so sỏnh c ghi thi gian v logic cú th thc s cao. iu ny lm chỳng phự hp vi ng dng ễxylụ thi gian thc(real – time oscilloscope). Dự th no thỡ cng cú tn ti rt nhiu bt li. S phc tp ca mch in tng nhanh khi phõn gii b tng khi cú 2 n b so sỏnh ghi thi gian. Hn na, nng lng, in dung u vo, in dung ng h, v phm vi vt lý ca mng b so sỏnh trờn mch tớch hp l quan trng khi mt cỏch in hỡnh b bin i tc thi ly mu nhanh s bin i tớn hiu u vo. Nu tt c b so sỏnh khụng ly mu u vo ti cựng mt ch trờn dng súng thỡ lừi cú th xy ra. Hn na, s tr do truyn lan ca tớn hiu ti cỏc b so sỏnh gõy khú khn s thớch ng nh kớch c mng tng. õy l mt lý do m b bin i tc thi thng dựng phộp nhõn logic vi mch gi v ly mu, khi ly mu u vo mt cỏch lý tng cung cp tớn hiu khụng thay i c ti tt c b so sỏnh ti thi gian ca s ng b. S thay i ca cu trỳc tc thi cú th c dựng lm gim tn kộm ca phõn gii cao hn. Cỏc k thut ny, gm cú mó hoỏ tng t, s gp (folding), v ni suy cú th gim bt in dung u vo v kớch c mng b so sỏnh mt cỏch ỏng k. Hỡnh 5 : S khi ca b bin i A/D tc thi. 3.2. Sai s ng trong ADC song song (Dynamic Errors in Parallele ADCs). 7 E N C O D E R V ref V in ng h D liu ra B so sỏnh Mó nhit k Mó 1 of NNu khụng dựng mch gi v ly mu thỡ trong nhng phm vi no ú sai s ng cú th gõy tn hi ti cu trỳc A/D tc thi v bin thc ca nú. Sai s ng c nh ngha õy nh l kt qu khi tớn hiu u vo cú tn s cao c ng dng cho ADC. Sai s ng ph bin l do ADC cú in dung u vo phi tuyn ln(voltage-dependent). in dungny cú tớnh phi tuyn khi nú gm cú phõn ln tip giỏp bỏn dn. Khi in dung u vo ny c truyn t ngun tr khỏng xỏc nh, mộo cú th xy ra ti tn s cao. Cỏc loi sai s ng khỏc xy ra nu u vo v tớn hiu ng h khụng c phõn phi mt cỏch tc thi ti tt c cỏc b so sỏnh trong ADC. Dự trong ng dng n khi, s tỏch bit v vt lý ca b so sỏnh cú th ln gõy khú khn ny cho u vo tn sú rt cao. i vi súng hỡnh sin 1 GHz ti s giao nhau 0, tc thay i cao 10 ps. Tớn hiu thay i 3% ton b thang. s hoỏ tớn hiu ny mt cỏch chớnh xỏc, tt c b so sỏnh phi c iu khin bi cựng mt im trờn tớn hiu khi ng h xut hin. Nu cú s khụng thớch ng trong khong tr trong ng h hoc s phõn b tớn hiu ti b so sỏnh ch trong 10 ps, s cú s khỏc nhau 3% giỏ tr tớn hiu nhn bit c bi b sa sỏnh khỏc nhau. Kt qu t ti u ra b so sỏnh, sau khi gii thớch bi b mó hoỏ bỏm theo, cho kt qa sai s mó u ra ln. C hai sai s ny cú chiu hng xu nh phõn gii b bin i tng, khi in dung u vo v kớch c mng b so sỏnh c hai u ln lờn. Nú cú th hn ch phõn gii cú th nhn c thc t trc khi nng lng v s rng buc phc tp tham d vo. Mt cỏch in hỡnh cỏc mch ly mu v mch gi c dựng vi ADC song song loi tr vn ny. 8 0 0 1 0 0 0 0 0 1 1 1 1 Tính toán mạchHỡnh 6: Mó nhit k t b so sỏnh c bin i thnh mó 1 of N dựng cng logic. 3.3. Mch gi v ly mu. Cỏc mch gi v ly mu loi tr sai s ng t ADC song song bng cỏch m bo rng tớn hiu u vo b so sỏnh khụng b thay i khi ng h b so sỏnh xut hin. Mụ hỡnh quan nim ly mu v gi iu khin ADC c cho trong hỡnh (7). Khi chuyn mch c úng, in ỏp trờn ton b t bỏm theo tớn hiu u vo. Khi chuyn mch m, t in gi giỏ tr u vo lỳc ú. Giỏ tr ny c ng dng vo u vo ADC qua b khuch i, v sau khi thớch ng giỏ tr n nh cú th cú ca b so sỏnh. Duy nht sau ú l b so sỏnh c ly thi gian(clocked), loi tr vn v s phõn phi tớn hiu da vo trờn v tt c cỏc sai s ng khỏc liờn quan vi b so sỏnh. Thc ra, cú s hn ch i vi ch tiờu cht lng ng ca mch gi v cựng vi mch ly mu. i vi phm vi m nú cú in dung u vo phi tuyn, cựng mt mộo cú tn s cao ó cp trờn s xut hin. Dự th no thỡ mt cỏch in hỡnh hiu ng ny s b gim nhiu hn, khi mt cỏch in hỡnh in dựng u vo ca mch gi v ly mu thp hn nhiu so vi b bin i song song. Bi toỏn ng ca mch gi v ly mu thng thy khỏc l mộo khu (perture distortion). Nú da vo mộo c a ti bi thi gian ct khụng zero ca mch ly mu trong h thng. Nú cú th a vo mộo khi ly mu tớn hiu tn s cao, khi im ly mu hin dng trờn tớn hiu cú th l mt hm tc tớn hiu ca s thay i (tc nhy dũng in) v hng. Vi nguyờn nhõn ny, phi quan tõm nhiu ti vic thit k chuyn mch s dng trong mch gi v ly mu. Hỡnh 7: Mch gi v ly mu iu khin ADC song song. 9 X1 Amp X1 Amp Mch gi v l y mu ng h gi v l y mu u v o E N C O D E R ADC ng h b so sỏnh D liu u raHỡnh 8: Mch cu Diode dựng lm chuyn mch ly mu. Tranzito MOS cú th c dựng trc tip lm cỏc chuyn mch ly mu, v cỏc s ci thin trong tc tranzito dn ti ch tiờu cht lng gi v ly mu tt hn. Cu hỡnh khỏc ca b ly mu cú ch tiờu cht lng cao thng c dựng l cu diode, cho trong hỡnh (8). Vi dũng in chy trờn hng ó cho, chuyn mch bt lờn. Tớn hiu u vo c ni ti t gi qua diode dn in D1 n D4. Diode D5 v D6 tt. tt chyun mch, dũng in phi ngc li. Bõy gi diode D5 v D6 dn in, v cỏc diode cũn li b tt. Tớn hiu u vo khụng ph thuc vo t gi bi chui OFF ca cỏc diode D1 n D4 v diode phõn dũng ON D5 v D6. B ly mu dựng cu diode thng c xõy dng t diode Shottky m nú tn dng ph ti khụng lu tr. Chỳng cú th b tt nhanh chúng, to ra mộo khu. Mch gi v ly mu cú ch tiờu cht lng rt cao ó c xõy dng bng cỏch dựng phng phỏp ny. 3.4. ADC ghộp xen (Interleaving ADCs). Khụng ý ti tc ly mu ca b bin i hin cú ca A/D, tc ly mu cao hn thng c yờu cu. Nú c bit ỳng trong ng dng ễxylụ thi gian thc (real time) ni m rng bng tn cú th bit c t l trc tip ti tc ly mu. nhn c tc ly mu cao hn, mng b bin i thng phi c xen ln nhau. Vớ d, bn b bin i 1 GHz, iu khin bi mt tớn hiu u vo n, cú th hot ng vi ng h ca chỳng cỏch nhau ti thi gian 90 0. Nú to ra tc ly mu u vo tp hp 4 GHz, nõng lờn rng bng cú th bit c t giỏ tr in hỡnh 250 MHz ti 1 GHz ( thc ra nhn c rng bng 1 GHz thỡ mch ly mu trong ADC phi cú rng bng 1 GHz). 10 D1 D2 D3 D4 D6 D5 V o Ra […]… bởi tỷ số tín hiệu/nhiễu(S/N): SNR có thể được tính toán nhờ thuậtbiến đổi Fourier nhanh FFT: SNR = GiatriRMScuatinhieu GiatriRMSnhieu (11) Giá trị căn bậc hai tín hiệu được tính toán trước, sau đó tín hiệu và tất cả các hài của nó được loại bỏ ra khỏi số kiệu ra của các FFT Giá trị căn bậc hai của tổng các thành phần còn lại được tính toán đó sẽđược SNR Một thông số của ADC là tỷ số tín… với máyViệc thiết kế cácDAC, ADC sẽ đơn giản đi nhiều vềnếu ta sử dụng kỹ thuật ghép nối máy vi tính, vì lúc đó phần mềm với các thanh ghi trong máysẽ làm nhiệm vụ thay thế cho các thanh ghi, bộ đếm và bộ điều khiển phức tạp Trong trường hợp đó, ta chỉ cần lắp một ADC, DAC với phần cứng tối thiểu Hình 20 ở dưới là một sơ đồhình của một DAC ghép nối với máyỞ… thời thay vì thao tác tuầncủa bộ so sánh, DAC, và bộ khuếch đại trongCó thể nhận được bằng cách đặt xen vàogiữ và lấy mẫu giữa các tầng Hình 12 là một sơ đồ khối cho một bít trong một bộ biến đổi tầng Nó tươngvới cấu trúc của hình 11, với sự tạo thêmgiữ và lấy mẫu Mỗi 13 TÝnh to¸n m¹ch ®iÖn tö mộtgiữ và lấy mẫu giữ phần còn lạitầng trước Tại mỗi chu kỳ đồng hồ,… đến INL và ANL là mã ẩn (missing code) vàđơn điệu (monotonicity) Nếu một ADC có một số mã không bao giờ xuất hiện tại đầu ra, thì bộ chuyển đổi đó được gọi là mã ẩn Điều này tương đương với độ rộng nhị phân W(k)=0 tại mã đó và kèm theo một sai số DNL khá lớnđơn điệu là khi đầu ra của ADC tăng hoặc giảm tuyếntheo tín hiệu đầu vào Khi kiểm trađơn điệu của ADC, các ảnh hưởng của… tưởng (không có sai số) và một nguồn nhiều lượngtương đương với mọi sai số của ADC phải được kiểm tra Bít hiệu lực E được tính toán như sau: E = n − log(can 2) SaisoRMSthucte SaisoRMSlytuong (13) Trong đó: n là độ phân giải của ADC Căn bậc hai của sai số thật là phần còn lại sau khi trừ đi sóng hình sin Căn bậc hai của sai số lý tưởng là nhiễu lượng22 TÝnh to¸n m¹ch ®iÖn tö d.Rung pha (Apecture… đối với tín hiệu vào cao tần Méo này là do sự giới hạn của việc mẫu và giữ trước bộ ADC, hoặc trong bộ ADC nếu không sử dụng lấy mẫu và giữ Một nguồn tạo ra méo làcó21 TÝnh to¸n m¹ch ®iÖn tö dung biến đổi theoáp trongchủ độngcủa bộ chuỷen đổi Tại tần số cao,này tạo ra meo khi được điều khiển bởi một nguồn có trở kháng ra hữu hạn Các thành phần tạp là các đường phổ chứ không… thay nhiệm vụ chúng Cũng vậy, các thanh ghi vào của máycũng sẽ làm nhiệm vụ kiểm tra trạng thái lối ra của bộ so sánh COMP để trên cơ sở đó máysẽ quyết định đặt các số thích hợp cho các thanh ghi trong các nhịp so sánh n-bit DAC V0 Máy viBộ so sánh Vr + – Vin 25 TÝnh to¸n m¹ch ®iÖn tö Hình 20 Ta biết rằng, bộ vi xử lý (CPU) của máyliên lạc với các thiết bị bên ngoài thông qua một… ghi đầu ra ADC đểphổ Một cáchhình, chúng cung cấp lưu lượng phép đo cao hơn bộ phân tích phổ tươngvới Ôxylô quét và cấu trúc trộn Ở đây “đa bước (multistep)” gồm có rất nhiều các loại cấu trúc 4.1 Bộ biến đổi tương tự-số hai bước Một ví dụ rất đơn giản của ADC đa bước là bộ biến đổi hai bước với độ phân giải 12 bít (hình 10) Tín hiệu đầu vào được được thu thập bởigiữ và lấy… sự biến đổi, đầu vào DAC được đặt tại trạng thái 100 Tại thời điểm kết thúc chu kỳ đồng hồ thứ nhất, thấy rằngáp DAC nhỏ hơn vx, do đó mã DAC tiến tới trạng thái 110 Tại thời điểm kết thúc chu kỳ đồng hồ thứ hai,áp DAC vẫn rất nhỏ, và mã DAC tiến tới 111 Sau chu kỳ đồng hồ thứ ba,áp DAC rất lớn, do đó mã DAC bị giảm để nhận giá trị được biến đổi cuối cùng là 110 111 100 110 100 Mã cuối…và kỹ thuật kiểm tra 9.1 Sai số bù, sai số tăng ích và sai số tuyếnSai số bù và tăng ích trong ADC giống như sai số bù và tăng ích trong bộ khuếch đại Nếu một ADC có sai số bù thì sẽ có một dịch chuyển hệ thống trong giá trị củaáp ngưỡng T(k)giá trị bình thường Có khả năng xác định được sai số bùphép đoáp ngưỡng đơn tại điểm giữa của khoảng chuyển đổi Nhưng nếu phép đo. ADC nhng ch vi duy nht mch gi v ly mu) thng c gi l b bin i nhanh. Mt b t trong mt cu trỳc nhanh tng cho trong h nh 11. Mi mt tng gm mt b so s nh n, mt b t. 1 ti bit tip theo bit MSB. M s c DAC bin i tng ng thnh th V O v li c so s nh trong nhp th hai ny. Quỏ tr nh c tip din vi tng bit nh vy cho ti bit ớt
